ASIC设计工程师2-4万·15薪

学历:硕士 | 工作年限:一年以上 | 年龄:35岁以下
最后刷新:2022/09/29 09:18:44

微信扫一扫:分享

微信里点“发现”,扫一下

申请职位
职位描述
工作职责:
1. X86 CPU / SOC Design development
2. Timing verification, logic / physical synthesis, formal verification, and etc.
3. System verification, debugging and performance analyzing
4. Functional behavior model development;
5. Function verification vectors development and debugging;
6. Emulation verification and debugging.
任职资格:
1. MS/PHD in Microelectronic, Computer Science, Communication, EE;
2. Knowledge of digital circuit design, computer system architecture;
3. Familiar with Verilog/VHDL, and behavior modeling;
4. Experience with Design tools such as simulator, logic synthesis;
5. Strong problem solving and debugging skills;
6. Good English language skill;
7. Knowledge of X86 architecture is a plus;
8. Knowledge of C/C++ is a plus;
公司介绍

兆芯是成立于2013年的国资控股公司,总部位于上海,在北京、西安、济南等地设有子公司,拥有一大批具备硕士、博士学历的专职研发人员。兆芯同时掌握中央处理器、图形处理器、芯片组三大核心技术,具备相关IP自主设计研发的能力。兆芯坚持自主创新与兼容主流的发展路线,凭借成熟的软硬件生态,为用户提供性能卓越、兼容性优异且安全可靠的通用处理器和芯片组等产品,支撑国家产业信息安全,助力国家数字化转型的战略部署。

工作地点
上海市浦东新区金科路2860号
公司基本信息
上海兆芯集成电路有限公司

上海兆芯集成电路有限公司

公司性质:民营公司

公司规模:500-1000人

公司官网: http://zhaoxin.com

公司其他职位
职位发布者
上海兆芯集成电路有限公司
职位申请 快速申请 登录申请
确定 取消
芯片半导体职位来 高芯圈
登录 / 注册