高芯圈 芯片半导体资讯网 台积电是如何评估客户的?本文值得一看!

台积电是如何评估客户的?本文值得一看!

作者:匿名    来源:未知   
浏览:814    发布:2022-04-08 10:04:09

高芯圈 高芯圈

从之前的众多报道中,SemiWiki 读者已经看到这些概念如何应用于制造和封装技术路线图,这些路线图继续以惊人的节奏前进。然而,台积电对工艺和客户产品可靠性评估的关注通常很少被提及——这些原则也是台积电可靠性生态系统的基础。


在最近的国际可靠性物理研讨会(IRPS 2022)上,台积电企业质量与可靠性副总裁何军博士发表了题为  “新可靠性生态系统:最大化技术价值以服务多元化市场”的主题演讲。本文提供了他演讲的一些亮点,包括他对这些原则的强调。


技术产品和可靠性评估


何博士指出,“技术资格认证程序需要针对应用量身定制。具体而言,MEMS 技术的评估需要独特的方法。考虑超声波检测器的情况,在该检测器的最终用途中,检测器浸入独特的介质中。我们的可靠性评估方法需要反映该应用环境。”


对于更传统的微电子技术,可靠性评估侧重于加速设备和互连的缺陷机制:

热载流子注入 (HCI)

偏置温度不稳定性(pFET 为 NBTI,nFET 为 PBTI)

时间相关的介电击穿 (TDDB)

电迁移(用于互连和通孔)


请注意,这些机制高度依赖于温度。


随着我们对这些机制背后的物理理解的提高,评估它们对产品应用故障率影响的方法也在发展。


何博士评论说:“现有的 JEDEC 压力测试标准通常基于使用 DC Vmax 电压的机构加速。但是,基于客户的产品认证反馈与我们的技术认证数据不一致。通常,技术强加的操作环境限制更为保守。”


这对高性能计算 (HPC) 应用特别感兴趣,它们寻求在增加的电源电压(在热限制内)采用升压操作模式。


何博士继续说:“我们正在调整我们的资格认证程序,以涵盖更广泛的参数。我们正在结合交流测试,结合 Vmax、频率和占空比变量。”


NBTI/PBTI 机制中用于器件 Vt 偏移的“AC 恢复”的性质已经得到了一段时间的认可,并反映在器件老化模型中。何博士补充说:“我们看到了 TDDB 缺陷机制的类似恢复行为。我们也在积极寻求 AC TDDB 的可靠性评估方法和模型。”


顺便说一句,何博士承认,最终应用产品的利用率可能会有很大差异,并且交流可靠性测试会做出一些使用假设。他表示,台积电与客户合作,为他们的运营环境建立适当的利润空间。


新设备类型的可靠性评估


台积电最近在其技术产品中添加了电阻式 RAM (RRAM) 和磁阻式 RAM (MRAM) IP。


这些技术的存储设备中电阻变化的独特物理性质需要开发相应的可靠性评估程序,以建立保持和耐久性规范。(对于 MRAM 技术,外部磁场抗扰度规范也很关键。)


对于这两种技术,存储单元写入电流的大小和持续时间是关键设计参数。最大写入电流是一个关键的可靠性因素。对于 MRAM 示例,通过磁性隧道结设置/重置存储单元中自由磁性层的方向的高写入电流会降低隧道势垒。


台积电与客户合作,在其设计中集成写入限流电路以解决这一问题。下图说明了 RRAM IP 的写电流限制器。

 

台积电与客户协作可靠性生态系统

 

除了 RRAM 和 MRAM 最大写入电流设计考虑因素外,何博士还分享了其他客户协作示例,这是可靠性生态系统的关键要素。

 

何博士。与客户分享了解决磁抗扰度因素的设计讨论结果——下图说明了设计集成霍尔效应传感器以测量局部磁场的情况。来自传感器的反馈可用于触发写入周期中的纠正措施。

 

 

 

客户协作活动还超出了可靠性设计 (DFR) 建议的范围。台积电与客户共享缺陷帕累托数据。相应地,台积电 DFR 和可测试性设计 (DFT) 团队将与客户合作,将面向缺陷的关键测试屏幕纳入生产测试流程。

 

设计的其余部分可能需要电源管理设计方法来适应块级测试屏幕。

 

总结

在最近的 IRPS 上,台积电展示了他们的可靠性生态系统,包括:

在广泛的技术(例如,MEMS)上开发独特的可靠性计划

为新兴技术(例如 RRAM、MRAM)开发新的可靠性方法

与客户分享设计建议以提高最终产品的可靠性

在 DFR 问题上与客户密切合作,并将客户反馈整合到 DFT 筛选程序和持续改进流程重点中

 

回顾何博士的演讲,这些可靠性生态系统举措与台积电的总体原则一致也就不足为奇了。

需要找芯片半导体行业人才或者芯片半导体行业职位,请直接站内注册登录或者站内联系我们。高芯圈是芯片半导体行业的人才求职招聘网站平台,提供求职招聘、人才筛选、薪酬报告、人事外包等服务与解决方案,芯片半导体行业人才与职位尽在高芯圈。
高芯圈
芯片半导体职位来 高芯圈
登录 / 注册