高芯圈 芯片半导体资讯网 ASML:1纳米指日可待

ASML:1纳米指日可待

作者:匿名    来源:未知   
浏览:605    发布:2022-02-28 10:19:32

高芯圈 高芯圈

1965 年,时任仙童半导体研发总监、后来创立芯片制造商英特尔的戈登·摩尔(Gordon Moore)撰写了一篇关于 未来十年的半导体芯片的杂志社论。那篇文章包括对当时芯片生产的技术能力和经济性的简单观察。


“最低组件成本的复杂性以每年大约两倍的速度增加。当然,在短期内,如果不增加的话,这个速度预计会继续下去。从长期来看,增加的速度是更不确定,我们绝对有理由相信它至少在 10 年内会保持几乎不变。这意味着到 1975 年,每个集成电路的最低成本元件数量将达到 65,000 个。”。——将更多组件塞入集成电路,电子学,第 38 卷,第 8 期,1965 年 4 月 19 日


该声明的预测部分只不过是当时进展速度的延续。摩尔本人后来将其描述为“一种疯狂的推断”。然而,这种推断是正确的,业内人士开始及时将其进一步扩展。


随着时间的推移,这一观察被视为半导体行业进步的指导原则:摩尔定律。但事实上,它从来就不是科学意义上的实际“定律”。虽然它确实描述了该行业历史上令人印象深刻的成就,但它的预测能力更像是半导体行业强加给自己的(非常雄心勃勃的)目标或路线图。它的采用更多地是由经济学驱动的——希望以可承受的价格保持微芯片功能向前发展——而不是任何物理原理。


不断发展的常数


虽然我们谈论摩尔定律已经存在了 50 多年,但它在这段时间里一直在不断发展。摩尔关于以最小组件成本实现复杂性的最初观察已被转化为各种等效陈述,该定律现在最常表示为芯片上晶体管数量翻倍的速率。


这种翻倍的速度也随着行业和技术的进步而发生变化(摩尔本人在 1975 年就预测到了这一点):从最初的一年到两年,这仍然是行业的步伐。但是,尽管细节发生了变化,但摩尔定律作为以惊人速度发展的路线图的精髓仍然存在。


那种微缩的感觉


最初,晶体管数量的这种进步和翻倍是通过摩尔描述的三个因素实现的,即增加裸片尺寸、减小尺寸(通常称为尺寸缩放或缩小)以及设备和电路的巧妙性。


尺寸缩放主要由光刻工艺 和技术的发展驱动。几十年来,这包括向更短波长的紫外光迁移和增加透镜的开口角度——数值孔径 (NA)——以及引入浸没式光刻、多重图案化策略以及最近的 EUV 光刻.


由于光刻技术可以打印更小的特征,芯片制造商可以在同一区域内封装更多晶体管,从而在增加芯片功能的同时保持成本低廉。因此,尺寸缩放能够在过去四十年里使半导体行业能够跟上摩尔定律的步伐。


路的尽头?


较小的晶体管运行速度更快并且需要更少的功率。因此,摩尔定律已成为不断提高芯片性能和能源效率的代名词。然而,在某一点上,小尺寸开始干扰晶体管的工作,打破了尺寸与性能以及能效之间的关系。


对于迄今为止大多数微芯片中使用的晶体管类型,该行业在 2000 年代中期左右接近这个临界点。晶体管仍然以同样的速度变小,但芯片性能的改进速度较慢。


多年来,微芯片设计和生产发生了巨大变化。 


新的前进道路


然而,正如摩尔在 1975 年所反映的那样,制作更小的特征只是提高芯片性能的一种方式。几十年来,半导体行业还通过设备和电路的巧妙性提高了芯片性能——用于制造晶体管的材料和结构的创新。这种方法称为设备缩放。例如,使用“低 k 电介质”等材料可以改善晶体管的电性能。


更激进的是,不断开发新的晶体管架构以克服传统晶体管的尺寸限制。为此,业界推出了基于所谓的 FinFET 的芯片,该芯片在硅表面上使用薄但相对较高的结构,类似于鳍。FinFET 是最早被称为 3D 晶体管的新型晶体管之一。


尺寸和器件缩放涉及晶体管本身的演变。近年来,系统级创新也实现了性能提升,允许使用现有晶体管技术进一步扩展。


实现这一目标的一种方法是通过更大的片上集成,例如将处理器、存储器和辅助功能组合到一个芯片中的片上系统解决方案以及3D NAND 闪存,其中多层闪存在每个芯片的顶部制造其他以增加同一区域的存储容量。另一种选择是使用新颖的封装解决方案将多个优化芯片集成到一个完整的系统中,通常是将芯片堆叠在一起。


未来十年


在过去的 15 年中,这些方法共同使摩尔定律保持良好状态。纵观整个行业的路线图,有充分的证据表明他们将在未来十年甚至更长时间内保持这种状态。


当然,在器件方面,有足够的计划创新将扩展路线图继续扩展至至少 1 nm 节点,其中栅极环绕 FET、纳米片 FET、叉片 FET 和互补 FET 是更有希望的可能性。这些发展将通过光刻分辨率(预计每六年左右缩小两倍)和边缘放置误差 (EPE) 测量的精度提高推动的进一步尺寸缩放得到补充。


ASML 对创新的持续推动将支持这一趋势。我们的 EPE 路线图是我们整体光刻产品组合的关键,将通过进一步改进光刻平台和我们的应用(包括计量和检测)路线图中的开发来实现。EUV 光刻是 ASML 独有的一项技术,现已进入大批量生产,允许在 5 nm 节点上进行更简单、更具成本效益的生产。我们目前还在开发我们的下一代光刻平台——High-NA(EUV 0.55 NA)——它将允许在 1 nm 节点左右进行单次曝光生产。


此外,我们可以预期系统级扩展将发挥比迄今为止更大的作用。去年,内存制造商生产了具有 176 个存储层的 3D NAND 芯片,并宣布了到 2030 年左右具有 600 多个存储层的芯片的路线图。除此之外,创新将采取什么样的形式鲜为人知。但是,如果说摩尔定律 55 年的历史向我们展示了什么的话,那就是半导体行业充满了新发展的想法。只要我们还有想法,摩尔定律就会继续存在并继续发挥作用。

需要找芯片半导体行业人才或者芯片半导体行业职位,请直接站内注册登录或者站内联系我们。高芯圈是芯片半导体行业的人才求职招聘网站平台,提供求职招聘、人才筛选、薪酬报告、人事外包等服务与解决方案,芯片半导体行业人才与职位尽在高芯圈。
高芯圈
芯片半导体职位来 高芯圈
登录 / 注册