一、岗位职责
1、完成DFT逻辑设计,包括:存储器内建自测试,存储器内建自修复,扫描链插入,边界扫描链插入,宏测试。
2、完成DFT模式时序约束,帮助DFT模式时序收敛。
3、帮助芯片bring-up,完成测试向量的调试,良率的提升。
4、为客户/现场应用工程师/销售人员提供技术支持。(芯片招聘)
二、任职要求
1、电子工程硕士或更高学历。
2、2年以上DFT相关工作经验。
3、学习勤奋,工作积极投入。
4、具备以下单项或多项经验: 芯片级测试,ASIC编码和模拟,从RTL到GDS的设计实现。
5、富有事业心和团队合作精神,沟通表达能力良好,中英文流利。(半导体招聘)
三、本文总结
更多关于「DFT (可测性设计)工程师」职位相关信息请访问高芯圈官网查看,高芯圈是芯片半导体行业的人才求职招聘网站平台,专注芯片设计、芯片封装、芯片制造、芯片研发、半导体芯片、半导体制造、半导体研发等行业的人才求职招聘服务,提供求职招聘、人才筛选、薪酬报告、人事外包等服务与解决方案,芯片半导体职业机会尽在高芯圈。