高芯圈 芯片半导体资讯网 四年花费近千亿美元,三星芯片业务究竟如何?

四年花费近千亿美元,三星芯片业务究竟如何?

作者:匿名    来源:未知   
浏览:655    发布:2022-06-13 11:38:55

高芯圈 高芯圈

作为韩国最大的垂直整合财阀(由韩国个人或家庭经营和控制的大型工业集团)之一,三星可以在其半导体业务上投入比几乎任何其他公司更多的资金,并领先于其他所有人采用领先的工艺技术。但这并不意味着三星是生产逻辑芯片或内存的技术领导者。

事实上,在性能和成本方面,它落后于台积电、英特尔和美光。(高芯圈

三星在 2017-2020 年期间花费 了 932 亿美元 用于扩大其内存和代工部门的半导体产能,超过了英特尔和台积电的投资。此外,该公司还斥资数十亿美元研究和开发新的工艺技术。由于极端支出,三星代工和三星半导体在 2018 年率先采用极紫外 (EUV) 光刻技术进行逻辑生产,并在 2021 年率先采用 DRAM 生产。

但使用最新的光刻工具并不意味着该公司的代工、内存和芯片开发业务一定会蓬勃发展。事实上,据DigiTimes报道,三星 DRAM 工程师在一篇博文中表示,该公司备受争议的企业文化可能是其半导体业务近年来面临困境的一个原因 。


晶圆厂节点

 

EUV 光刻旨在减少多重图案化、提高良率、缩短周期时间,同时最终提高性能并降低成本。但三星 Foundry 的 7LPP、5LPE 和 5LPP 制造技术未能获得更多客户。该公司唯一的大 EUV 胜利是来自高通的订单。相比之下,英伟达只使用了三星的 8LPP 节点,这是一种高度先进的 10nm 级技术,仅使用深紫外 (DUV) 光刻技术。


在过去一年左右的时间里,有传言称三星的 4nm 良率很低,并且节点没有达到预期。与其他半导体合同制造商一样,三星代工厂不对良率发表评论,在某种程度上,因为这是其自身及其客户的商业机密。当高通将其 Snapdragon 8 Gen 1 SoC 的生产从三星代工厂的 4 纳米级技术(4LPE 或 4LPP)转移到台积电的 N4 节点之一时,它可以增加时钟并同时降低功耗(即显着提高性能每瓦),这表明至少从每瓦性能的角度来看,4LPE/4LPP 的竞争力明显低于其直接竞争对手。


早在 4 月,三星 LSI 部门营销主管就预先宣布了旗舰 SoC 的良率改进,这是有关三星代工厂领先良率不足的间接确认之一。


“在第二季度,我们预计我们的 SoC 供应将显着增长,这主要得益于旗舰 SoC 良率的提高以及我们阵容中中端产品的增加,”Kenny Han(通过 Seeking Alpha)表示。


最近几周有传言称,使用三星代工的 3GAE 节点(3nm 级,环栅晶体管,早期)制造的芯片良率也没有达到预期,但考虑到该公司的“早期”节点通常几乎被使用由该公司的 LSI 部门独家提供,后者几乎不与第三方分享所有细节,即使是非正式的,我们也不知道如何验证谣言。三星官方只表示,它已经实施了一个新流程,以从其 3nm 级节点开始加快产品交付时间。


“我们已经从 3nm 改进了节点开发系统,”三星的一位代表说。“实际上,我们现在对每个开发阶段都进行了验证。这将有助于我们减少后期的产量提升期,提高我们的盈利能力,并确保更稳定的供应。”


鉴于半导体公司善于保守秘密(三星可能比许多其他公司更保密),我们只能想知道三星代工据称良率低的原因。通常,公司在设定过于雄心勃勃或过于平庸的目标时都会失败。凭借三星 Foundry 的 7nm 和更先进的节点,该公司押注于 EUV 的使用,并在 2018 年部署它,它必须引入许多专有技术和生产方法(例如,在光掩模上不使用薄膜,这可能具有对产量的影响)。


相比之下,台积电在 2018 年并未将 EUV 工具用于其 N7 节点,仅在原始工艺的问题得到解决或至少确定以及 EUV 工具成熟后,才在 2019 年为其后续的 N7+ 技术提供 EUV 层。台积电以其相当保守的工艺技术开发方法以及新工具的使用而闻名,这为其客户提供了很多可预测性。可预测的优势(即使它们并不显着)以及可预测的高良率可能是台积电从苹果和 AMD 等技术巨头那里获得订单的原因,这些巨头在采用新工艺技术时采取了不同的策略。


DRAM 节点


但三星的代工部门并不是唯一在 EUV 上下大赌注的业务部门。三星半导体于 2020 年初向其客户交付了使用其 D1x(一种 EUV 增强工艺)制造的第一批测试 DRAM 芯片,但该技术尚未用于大批量制造。相反,三星的 DRAM 业务部门于2021 年 10 月下旬开始出货使用其 D1a 节点(使用 EUV 工具进行五层)制造的内存芯片 。


三星的 D1a 是该公司的第 4 代 10nm 级 DRAM 节点,也称为 13nm。该节点的开发花费了该公司相当长的时间,使其落后于美光(该公司于 2021 年 6 月开始出货基于 1a 的 DRAM IC)和 SK 海力士(该公司于2021 年 7 月开始生产 1a DRAM )。


据媒体报道,美光打算将其 1a 制造技术(根本不使用 EUV)用于其出货的所有类型的 DRAM,并且已经广泛部署了该节点。结果,美光不仅在 1a 工艺上击败了三星,而且在采用的速度上也将其甩在了后面。因此,美光的内存制造成本更低,这对于在物理上大于相同容量且在相同节点上生产的 DDR4 芯片的 DDR5 IC 而言尤其有利。


随着时间的推移,三星可能会因其在基于 EUV 的 DRAM 工艺技术方面的丰富经验而重新获得领导地位,但目前该公司似乎并未处于领先地位。有趣的是,美光认为 EUV 工具的使用是不利的,因为 EUV 扫描仪的成本、EUV 设备的有限生产力、不完美的临界尺寸 (CD) 均匀性以及更长的周期时间。


据DigiTimes 援引工程师的报道称,为了超越竞争对手,三星打算跳过 1b 工艺技术,转而专注于 1c(11nm) 。该信息在 4月份被否认,但计划往往会发生变化。


“我认为公平地说,我们的 12nm 开发计划正在稳步进行,后续节点也将根据我们的中长期技术路线图进行开发,”三星一位代表表示。


大规模集成电路业务


但三星相对于美光、SK 海力士和台积电具有优势。它销售的不仅仅是存储芯片和半导体制造服务。它销售各种消费电子产品,包括单价超过 1,000 美元的智能手机或价格明显更高的电视机。因此,即使它的良率不高,成本也不低,三星仍然保持盈利。


但平庸的节点和良率的问题在于,它们会影响三星自己的系统级芯片 (SoC) 的性能和能力,这可能无法达到预期。这就是 Exynos 2200 发生的情况,它并不比使用相同工艺技术制造的高通公司的 Snadragon 8 Gen 1 快。


总结


虽然三星可以在其半导体业务上花费巨资,但这并不能保证它的成功。在过去的几年里,我们看到了各种直接和间接的证据表明该公司的半导体业务正在苦苦挣扎。三星代工的代工业务增长速度不及竞争对手,而其节点也未能达到预期。三星半导体的 1a DRAM 制造工艺落后于竞争对手几个月,而三星 LSI 旗舰 SoC 的性能与其竞争对手相比较低。(芯片招聘


与其他大公司一样,三星非常不错,拥有足够的财务、智力和技术资源来应对大量挑战。唯一的问题是何时发生这种情况以及公司当前的管理层是否能够胜任这项任务。

 

需要找芯片半导体行业人才或者芯片半导体行业职位,请直接站内注册登录或者站内联系我们。高芯圈是芯片半导体行业的人才求职招聘网站平台,提供求职招聘、人才筛选、薪酬报告、人事外包等服务与解决方案,芯片半导体行业人才与职位尽在高芯圈。
高芯圈
芯片半导体职位来 高芯圈
登录 / 注册