从2019年开始，晶圆厂就开始有限度地将极紫外（EUV）光刻技术用于芯片的大批量制造（HVM）。在当时，ASML的Twinscan NXE系列光刻机能够满足客户的基本生产需求，然而整个EUV生态系统却还没做好所有的准备，其中影响EUV的因素之一就是缺少用于光掩模的防护膜（protective pellicles for photomasks），这限制了EUV工具的使用并影响了产量。
幸运的是，由于最近推出了可用于生产的EUV防护膜，因此防护膜的状况终于得到了改善，而且情况有望在未来几年得到改善。
近年来，凭借其Twinscan NXE EUV光刻工具取得了长足进步，ASML改善了EUV光刻机的光源性能，可用性时间和生产率。其业界同行也做了很多工作，以使使用EUV设备的大批量制造（HVM）成为可能。
尽管如此，EUV生态系统仍需要进一步发展。
半导体供应链面临EUV的最臭名昭著的挑战之一就是防护膜（pellicles ）的开发，在两年前，这种防护木（pellicles ）还没有面世，这也就是为什么TSMC和Samsung Foundry必须发明如何使用没有保护膜的EUV扫描仪的方法。
A 16nm TSMC Pellicle With Reticle
薄膜（Pellicle）通过将其与可能落在其表面上的颗粒隔离开，从而在芯片生产流程中保护6×6英寸光掩模（掩模版），否则在这个过程中可能会损坏它们或在生产中给晶圆造成缺陷。每个EUV工具的reticle要花费30万美元，因此芯片制造商迫切希望能找到新的方法保护它们的晶圆免受微粒甚至EUV辐射本身的损害，因为这样可以降低成本。同时，降低与收益率相关的风险也许更为重要。
在得知没有人能够保证超复杂的EUV扫描仪100％不含有害颗粒后，该行业开始为EUV工具开发保护膜，这是相对较晚的时间，这就是为什么它们在2019年尚未准备就绪的原因。
到目前为止，只有ASML设法为实际可用的EUV工具创建了商业上可行的防护膜。
ASML的防护膜基于厚度为50 nm的多晶硅。早在2016年，他们就展示了在模拟175W光源上的78％的传输率。目前，ASML可以出售透射率达88％的防护膜。不久之后，三井将开始大量供应此类防护膜。
ASML推出的，由金属硅化物制成的最新原型展示了90.6％的透射率，0.2％的不均匀性以及在400W光源下反射率小于0.005％的情况。
现在，台积电（TSMC）和三星（Samsung Foundry）发明了使用EUV光刻工具生产较小芯片的多die掩模，而不需要防护膜的方法，但是这种方法存在风险，因为任何颗粒添加剂都可能成为导致产量下降的缺陷。
此外，这样的方法对于较大的芯片和单die光掩模来说是有风险的，因此，防护膜对于使用EUV工具制造大型die至关重要。
总体而言，EUV防护膜的使用和改进将是一个循序渐进的过程。
由ASML开发和制造的初始防护膜，不久将由三井制造，足以满足当今的某些需求，但其透射水平仍有改进的空间，这由ASML和Imec的下一代原型证明。
由于这些机器将拥有更强大的光源，因此也需要更好的防护膜来应对未来的扫描仪。但是，由于这样的防护膜具有许多无可争议的优点，它们将被芯片制造商使用，因为即使以一些生产率为代价，它们也可以帮助提高产量。
来源：内容由半导体行业观察编译自「anandtech」
