职位福利
五险一金
年底双薪
交通补贴
免费班车
餐补
员工旅游
绩效奖金
年终分红
股票期权
加班补助
带薪休假
房补
节日福利
职位描述
1、与IC设计工程师和系统工程师密切合作，理解模块及芯片设计规格。根据设定的芯片构架，负责编写芯片项目的RTL及网表的相关验证文档，负责开发数字电路模块级和系统级验证方案；
2、开发验证平台，使用Verilog, System Verilog, UVM验证方法学等硬件设计验证语言/工具，熟悉基于断言验证方法SVA，实现高效率的芯片功能，进行模块及SoC系统级验证工作；
3、能够根据项目要求产生测试计划，产生代码及功能覆盖率，撰写验证报告；
4、验证环境和验证脚本工具（Shell/Perl/Tcl/Makefile），并维护验证流程，配合芯片设计工程师查找修复设计缺陷；
5、能够独立完成RTL级仿真和门级时序（带反标）仿真完成验证执行和Debug，满足Tape Out需求。
1、电子工程类本科及以上学历，有成功数字芯片流片经验者优先；
2、熟悉数字电路；
3、熟练掌握Verilog或System Verilog/SVA硬件设计语言，熟悉c/c++程序设计语言；
4、熟悉Linux工作环境；
5、熟练使用脚本语言进行设计工具及环境开发如Makefile，Perl, Shell, TCL等优
2、开发验证平台，使用Verilog, System Verilog, UVM验证方法学等硬件设计验证语言/工具，熟悉基于断言验证方法SVA，实现高效率的芯片功能，进行模块及SoC系统级验证工作；
3、能够根据项目要求产生测试计划，产生代码及功能覆盖率，撰写验证报告；
4、验证环境和验证脚本工具（Shell/Perl/Tcl/Makefile），并维护验证流程，配合芯片设计工程师查找修复设计缺陷；
5、能够独立完成RTL级仿真和门级时序（带反标）仿真完成验证执行和Debug，满足Tape Out需求。
1、电子工程类本科及以上学历，有成功数字芯片流片经验者优先；
2、熟悉数字电路；
3、熟练掌握Verilog或System Verilog/SVA硬件设计语言，熟悉c/c++程序设计语言；
4、熟悉Linux工作环境；
5、熟练使用脚本语言进行设计工具及环境开发如Makefile，Perl, Shell, TCL等优
工作地点
深圳天安云谷2期
相似职位
猎头公司基本信息
职位发布者
周小姐
/ 招聘经理
深圳锐仕方达人力资源管理有限公司
