低功耗架构工程师
职位描述
岗位职责:
1.在芯片定义前期,评估High-Level芯片的Low Power策略;
2.与软件、硬件、IP、SoC等团队沟通,设计SoC Low Power架构;
3.与设计团队和验证团队协同工作,一起制定设计计划和测试计划,保证芯片Low Power功能的正确性;
4.与中后端团队沟通,定义Power优化的实现方案和流程;
5.在芯片TO前预估和优化Power,在芯片回片后参与Power分析;
任职要求:
1.5年以上Low Power相关的SoC设计经验;
2.对Low Power设计有深入研究;
3.熟悉IEEE1801 Power Intent;
4.熟悉常用的Power分析EDA工具,如PowerArtist,PTPX等;
5.熟练使用脚本语言,如Python,Perl等;
6.对芯片全流程有较为全面的理解;
7.较强的解决问题、合作交流能力;
8.有16nm及以下工艺的项目经验者优先;
9.有实际参与DVFS/Power Gating低功耗流程开发经验者优先。