1. 负责健全数字后端流程，根据数字前端提供的网表和SDC进行Floor-plan， power planning, Place, CTS和Route.
2. 与前端设计工程师合作优化timing/area/power,进行静态时序分析（STA），并根据STA结果收敛timing。
3. 负责顶层整合和物理验证（DRC/LVS等）
4. 完成必要的ECO流程。
5. 负责必要的IR drop 分析
任职资格:
1. 精通ASIC后端设计流程，5年以上相关工作经验，有丰富的tape-out经验，且有已量产经验 ；
2. 熟练使用主要后端相关工具如ICC/Innovus/Calibre/Starrc/PrimeTime等，有很强的timing fixing能力，能chip top整合和验证。；
3. 能够熟练使用 Perl、Tcl 和 Shell 脚本编程 ；
4. 具备良好的沟通协调能力和团队合作精神，有较强的责任心和进取心，具有很强的独立工作能力及动手能力。
职位描述
公司介绍
钜泉光电科技（上海）股份有限公司（以下简称“钜泉”或“公司”）成立于2005年5月，是一家致力于集成电路设计、开发和销售的高科技企业，主要产品包括智能电表相关的计量芯片、MCU和电力载波芯片等，为客户提供相关的技术咨询与服务。公司总部设在上海张江高科技园区。
公司自成立以来，凝聚了海峡两岸具有十多年IC设计开发经验的专业团队，长期专注于机电一体的芯片技术和智能电表相关的产品应用。凭借领先的技术积累，雄厚的研发实力，钜泉已在电能计量、MCU和电力线载波通信等领域推出了具有国际水准的高性能、高品质且成熟稳定的解决方案，并广受市场肯定和用户欢迎，均取得国内领先的市场地位。
钜泉自成立以来一直保持快速的成长，始终坚持技术创新，视人才为最重要的基石，透过不断地技术和市场延伸，结合各种优势资源，致力于提升在智能电网终端设备芯片等工业应用类芯片领域的持续领先地位，立足中国，放眼世界。
工作地点
上海市浦东新区张东路1388号16栋
相似职位
公司基本信息
公司其他职位
职位发布者
钜泉光电科技（上海）股份有限公司
