2026年5月25日，华为董事、半导体业务部总裁何庭波在IEEE国际电路与系统研讨会（ISCAS 2026）上，正式发布韬（τ）定律，这是中国半导体企业首次提出的后摩尔时代芯片技术演进体系，核心是以时间缩微替代传统几何缩微，为芯片产业突破物理与成本瓶颈开辟全新路径。
统治半导体行业60余年的摩尔定律，核心是通过几何缩微不断缩小晶体管尺寸，提升芯片性能。但随着制程逼近原子级别，量子隧穿效应导致漏电、发热失控，3纳米产线投资约200亿美元，2纳米及以下工艺研发成本指数级攀升，几何缩微已走到物理极限与商业理性的尽头。在此背景下，韬定律跳出“唯先进制程论”，将研发重心从“缩小空间”转向“压缩时间”。
韬定律中，“τ”是电路理论中的时间常数，代表信号在晶体管间传播的延迟时间，τ越小，芯片运行效率越高。其核心技术逻辑折叠，通过立体堆叠将传统平面电路多层化，用超密度垂直通孔实现层间互联，大幅缩短信号路径长度。数据显示，该技术可实现53.5%晶体管密度提升、41%能效提升，让7nm、14nm等成熟制程跑出媲美国际先进制程的算力。
作为贯穿器件、电路、芯片、系统四层的完整体系，韬定律在器件层优化晶体管特性以压缩时间常数；在电路层通过逻辑折叠突破平面布局限制；在芯片层采用“软件、架构、芯片”全栈协同设计；在系统层重构互联协议，实现全链路性能优化。华为披露，该技术已历经六年研发，累计量产381款芯片，覆盖多领域数字化转型需求。
按照技术规划，韬定律将持续迭代，预计到2031年实现等效1.4纳米制程的性能水平。华为秋季发布的麒麟芯片将首发搭载该技术，标志着这一创新理论正式进入商用落地阶段。
韬定律的提出，对中国半导体产业意义重大。它摆脱了对EUV高端光刻机的依赖，绕开先进制程“卡脖子”壁垒，盘活国内数百亿美元晶圆厂存量产能。同时，它推动产业从“制程驱动”向“架构+软件+芯片协同驱动”转型，让成熟制程重定义为高性能制程，为国内芯片设计企业提供低成本、可持续的发展路径。
在全球产业层面，韬定律引发广泛关注。国际业界认为，该理论突破传统评价体系，从通信时延维度重构计算性能标准，适配AI、自动驾驶等新兴场景的算力需求。不过，业内也指出，韬定律仍面临挑战，其依托华为长期研发积累成型，短期内难以被快速复刻，半导体产业换道升级仍需长期深耕。
