高芯圈 芯片半导体资讯网 硅工艺快要逼近物理极限,中国芯片产业未来路在何方?

硅工艺快要逼近物理极限,中国芯片产业未来路在何方?

作者:匿名    来源:未知   
浏览:692    发布:2021-05-19 11:40:00

高芯圈 高芯圈

编辑 搜图

伴随着半导体芯片技术逐渐逼近硅制造工艺物理极限,摩尔定律正受到挑战。摩尔定律演进放缓,业内甚至有人发出了唱衰声音。摩尔定律是走向终结还是不断延续?也已成为近十年来半导体业界热议的话题之一。而中国半导体产业,正好可以在后摩尔时代奋起直追,并且大有可为。

编辑 搜图

1,半导体行业最著名的摩尔定律其实已经失效,随着硅材料工艺逼近极限,芯片成本不降反升

在半导体行业,摩尔定律堪称一大著名定律,来源于英特尔公司创始人之一——戈登摩尔。1965年,戈登摩尔准备一个关于计算机存储器发展趋势的报告,他开始绘制数据时,发现了一个惊人的趋势:每个新芯片大体上包含其前任两倍的容量,每个芯片产生的时间都是在前一个芯片产生后的18~24个月内。

此后,摩尔定律略微修改,成为芯片行业一大最为知名的定律——每隔18个月,同样面积内晶体管数量翻倍,但是价格不变。于是,根据摩尔定律,可以得到以下两条结论:结论一,每隔18个月,单位面积内晶体数量翻倍,意味着性能也翻倍;结论二,价格不变,因此同样价格买到的晶体管数量翻倍,等同于单个晶体管成本降低了一半。

虽然摩尔定律并非一条自然规律,但是摩尔定律一直影响着半导体芯片行业技术演进节奏。换言之,半导体行业中的头部厂商在不断追求摩尔定律时,如果竞争对手达不到,那就会在竞争中处于脱节状态,极容易被市场淘汰出局。摩尔定律的核心就是晶体管数量成倍增加,在同一面积内集成更多数量晶体管,性能也大幅提升,同时价格不变,晶体管成本也在不断下降。

芯片制造技术不断前进,晶体管的尺寸不断缩小。于是,半导体芯片特征尺寸不断下降:0.5微米、0.35微米、0.25微米、0.18微米、0.13微米、90纳米、65纳米、45纳米、28纳米、14纳米,直到如今的7纳米、5纳米,前后历时长达几十年。接下来还会有3纳米,以及可能的2纳米、甚至1纳米芯片。

但是,业界都已经明显感知到,最近几年,摩尔定律日渐力不从心。是什么原因让摩尔定律放缓了?其实在摩尔定律的两条结论中还隐藏有第三条。当晶体管数量翻倍时,功耗大幅提升,发热量也翻倍。晶体管数量翻倍带来巨大发热量,导致芯片内部变成一个大火炉,此问题一直制约着晶体管数量翻倍,可以说业内一直在寻找各种各样的办法克服发热量问题。由此,业界要继续维持摩尔定律,必然面临以下两个问题——物理极限的技术问题和成本高昂的商业问题。

目前,全球范围内,已经量产最先进的5纳米芯片,并且实现商业化,未来还将量产3纳米芯片,可能还会制造2纳米、甚至1纳米芯片。但显而易见的是,工艺制程技术上升级的空间已经变得相当有限,因为,不断微缩的晶体管快要逼近物理极限,特别是晶体管特征尺寸——栅极宽度已经小到很难控制。

在28纳米以下制造工艺,平面晶体管已经达到极限,于是业内用FinFET晶体管结构替代了平面结构,继续保持单位面积内晶体管密度翻倍。但是晶体管特征尺寸——栅极宽度并没有变化太多,而且业内依然以14纳米来命名(台积电是16纳米工艺),其实此处的14纳米,准确来说应该是等效工艺,并非栅极宽度真的是14纳米。

虽然在目前,半导体业界用FinFET,甚至未来的GAA、MBCFET等立体晶体管结构,来给摩尔定律续命,但是迟早有一天会达到硅材料极限。业界不可能永无止境地缩微晶体管尺寸,并增加晶体管密度。所有人都知道,迟早有一天,集成电路微缩工艺会卡在某个物理极限节点而无法继续前进。

摩尔定律第二条,单个晶体管成本不断降低,也就是付出同样价格,可以买到性能更强的芯片,但是随着工艺逼近极限,在高昂研发费用和建厂成本下,芯片生产成本却是在不降反升。其中高额研发投入,一大半用于克服发热量问题。发热量来自两个部分,一是晶体管本身工作时带来的热量,第二是金属互联层带来的热量。所以业内一方面在寻找各种能替代硅晶体管的材料。另外一方面就是寻找现有金属互联层的替代材料,包括阻挡层材料、接触点材料等,都算到工艺研发成本中,目前已是天文数字。

根据麦肯锡去年发布的一份报告称,伴随着芯片尺寸不断缩小,带来芯片开发设计成本和晶圆工厂建造成本持续飙升。厂商开发设计更小尺寸芯片,越来越具有挑战性,因为量子效应、微小结构变化,以及其他不可控因素都可能令整个研发过程变得十分复杂。设计一款5纳米芯片,整个过程下来,其成本约为5.4亿美元;而设计一款7纳米芯片需要3亿美元,设计一款10纳米芯片仅需1.75亿美元,设计一款16纳米芯片需用1.05亿美元。厂商设计好了芯片后,需要由晶圆工厂制造出来,最终才能进入市场。建造和装配一个具有5纳米生产线的晶圆制造工厂,要用54亿美元,大致相当于7纳米晶圆工厂的两倍,10纳米工厂的三倍,16纳米工厂的四倍,28纳米工厂的六倍。晶圆厂建设成本增加,主要原因在于,用于生产芯片的设备要提升精度。

建造一座具有先进制程工艺的晶圆厂,成本高昂是不争的事实,通常需要半导体厂商不断投入巨资,但是投资回报周期并不理想。建造和装配一座晶圆厂大约需要12~24个月,要想达到满负荷运行还要额外12~18个月。如果需求低于预期,或是成本超出预期,回报就会远低于预期。

巨额建厂成本带来的问题显然不容小觑。以台积电3纳米工厂为例,建厂成本为200亿美金,折合人民币超过1300亿。3纳米建厂成本和研发成本都要分摊到生产的每一颗芯片上,综合巨大和建厂的巨额成本,由此导致了未来单个晶体管成本不降反升的情况。就此角度而言,摩尔定律其实已经失效。所以,摩尔定律迟早会有一天停下脚步。

2,后摩尔时代半导体产业路在何方,目前可选方向至少有三——Chiplet小芯片、寻找新型材料(碳纳米管)和硅光技术

Chiplet小芯片,是新型芯片系统级集成技术。Chiplet是将各种不同芯片封装到一起的技术,是一种异构集成的系统。从封装的角度而言,Chiplet是SiP技术的子集。基于裸芯片的Chiplet模式,带来芯片设计、EDA工具、制造工艺、先进封测等各产业链环节如同颠覆式的改变,是当前半导体产业继续发展最有效的手段之一。

在异构集成 Chiplet系统中,产品不同组件在独立的裸片上设计和实现;不同裸片可以使用不同工艺节点制造,甚至可以由不同供应商提供,而芯片设计公司可以利用Chiplet技术大幅减少设计成本,同时高效给出令客户满意的方案,从时间上大幅缩短了一个颗芯片的研发周期。

Chiplet技术优点不言而喻,从整体上降低了芯片设计的复杂度,从而降低了设计成本。由于使用了现成的裸芯片,极大提高了开发效率,同时也降低了对工艺的要求。并且对于下游客户来讲,芯片面积并没多大改变,但是依然得到了性能和功能的大幅提升。

晶体管数量提升带来的性能提升背后的代价是功耗的大幅增加。而功耗增加主要来着两个方向,一是晶体管,二是金属互联层。寻找新型材料来替代硅晶体管,成为业界另一个可以大胆探索的方向。

目前业内一直在积极探索用碳纳米管,来替代硅晶体管。因此碳纳米管技术被认为未来是取代硅晶体管,从而大幅降低功耗的可行性方案。碳纳米管比硅导电更快,效率更高。从理论上来说,效率可达到硅的10倍,运行速度为3倍,而仅仅只需要消耗三分之一的能源。但碳纳米管也存在一系列设计、制造和功能上的问题,比如碳纳米管不会自然形成p型或n型半导体。在硅中,这些特性是通过掺杂少量其他元素来实现,但碳纳米管非常小,难以掺杂。另外一个问题是,制作电子元器件需要将纳米管放置在极其精确的位置上。科学家们现在还没有掌握让其在特定位置生长的方法。不过,在巨大的前景与潜力面前,也许终有一天,碳纳米晶体管会能取代硅,为摩尔定律续命。

晶体管完成之后,需要在上面铺设多层金属互联层,将所有晶体管的源端、漏端、栅极链接起来,统一控制各个晶体管进行工作,实现大规模高速运算功能。

在克服金属互联技术上,科学家和工程师们其实走过了很长一段路。在当年的6英寸制程上,当时的金属互联层用的是铝互联。接着在8英寸上,使用钨材料,替代了铝作为接触点。到12英寸工艺上,使用了铜互联,进一步降低金属互联层的漏电问题,降低了功耗。降低金属互联层的发热问题,有两个改进方向,一是改变接触点材料,二是改进金属互联层以及外部阻挡层材料,两者目标都是一个,改进漏电,减少发热。技术在不断前进,几年前,英特尔宣布开始用钴这种材料,局部替代铜,此外还使用了各种新的阻挡层材料,改进金属互联层整体漏电问题。最近,台积电也宣布用铋材料来解决问金属互联问题,未来可能会成为1纳米芯片的互联层技术。

无论是用铜替代铝,用钴替代铜,还是用铋材料,其实都是解决一个问题:解决金属互联层的漏电和发热,为摩尔定律续命。那么是否有一种技术,一种工艺,完全解决金属互联的短板吗?答案是有。目前科学家正在努力用“光”替代金属材料,用光互联层代替金属互联解决芯片内部互联问题,即业内正在探索的硅光技术。因为光子不携带能量,因此其功耗相对于金属互联材料的连万分之一都不到,好处不言而喻。

长期而言,未来业界会不会用光子计算替代硅晶体管? 理论上讲,光子计算是大规模并行结构,其算力远超目前的传统芯片。按照科学家预测,只需操控200个光子并行计算,其性能算力是目前全世界所有超级计算机算力总和。

3,中国芯片产业迎来重大机遇,有望占据未来技术和商业化制高点

摩尔定律自1965年被戈登摩尔发明以来,一直作为半导体集成电路行业发展的指路明灯,引领全球半导体产业朝着更低的成本、更强的性能、更高的经济效益的目标前进。但当先进工艺进入到10纳米制程工艺节点之后,摩尔定律发展遇到瓶颈,攻克下一代先进工艺成本成为很多企业的压力,也因此,跟得上先进工艺的玩家越来越少。

随着格芯、联电等晶圆制造厂商相继宣布放弃先进工艺研发,当前先进制造工艺赛道上呈现“三强一新”格局,台积电和三星凭借雄厚资本与实力,已开始就3纳米制程工艺展开争夺战;英特尔仍在10纳米工艺节点停留;至于中芯国际,虽然在努力缩小与头部玩家差距,但14纳米是相对最先进制程工艺。

集成电路依赖先进工艺而实现性能提升的路受到阻碍,全行业开始探索如何为摩尔定律续命。而自2016年开始,产业也从摩尔定律指导转为自下而上的发展路线。2017年,美国国防高级研究计划局部署后摩尔定律电子复兴计划。同期,计算研究协会的计算社区联盟成立后摩尔定律计算任务小组。2018年,日本、欧盟等国家(地区)也分别发布后摩尔定律相关文件以及策略。直到2019年,中国发布“后摩尔时代新器件基础研究”重大研究计划,中科院正式筹建集成电路创新研究院,以期占领后摩尔时代技术和商业化制高点。值得一提的是,中国工程院院士、浙江大学杭州国际科创中心领域首席科学家吴汉明此前就曾指出,后摩尔时代来临,中国芯片产业迎来重大机遇。

对于后摩尔时代集成电路潜在颠覆性技术,业界已经展开探讨。国际半导体技术路线图明确提出未来集成电路技术发展的两个方向,一是More Moore(延续摩尔定律),二是More than Moore(超越摩尔定律)。沿着超越摩尔定律方向,业界聚焦相关技术发展的基本点,一是发展不依赖于特征尺寸不断微缩的特色工艺,以此扩展集成电路芯片功能;二是将不同功能的芯片和元器件组装在一起封装,实现异构集成。而市场普遍认为,先进封装将成下一阶段半导体技术重要发展方向。换言之,超越摩尔定律在后摩尔时代有望迎来高潮,先进封装技术其实大有可为。

先进封装对延续摩尔定律生命周期的重要性,引起晶圆制造厂商和IDM厂商重视,封装从副业变为主业,新一轮军备竞赛已拉开帷幕。为抢占技术高地,全球主要封测厂、晶圆厂、IDM厂都在加紧布局先进封装,围绕先进封装技术争夺战一触即发,而国内厂商也闯入其中。以国内封测“三剑客”长电科技、华天科技与通富微电为例,也逐渐参与到先进封装的竞争中来。

以长电科技、通富微电、华天科技国内封测“三剑客”为代表的OSTA在推进高端先进封装技术,如金属凸点技术(Bumping)、倒装芯片技术(Flip-chip)、硅通孔(TSV)和堆叠芯片封装技术(3D/2.5D)更加成熟的基础上,继续提升BGA、PGA、WLP、CSP、MCM和SiP等高端先进封装形式的产能规模。尽管仍与世界主流存在一定差距,但半导体行业专家莫大康此前曾表示,中国半导体业只要认准方向,集中优势兵力去攻坚克难,或许在先进封装领域中真能异军突起。而在先进封装技术外,Chiplet小芯片概念在业界受到推崇,已被视为后摩尔时代新救星之一。

摩尔定律行至当前,进展缓慢,却正是国产半导体发展的好时机。而在后摩尔时代,国内该如何超越摩尔,或许已胸有丘壑。

​来源:我为科技狂

需要找芯片半导体行业人才或者芯片半导体行业职位,请直接站内注册登录或者站内联系我们。高芯圈是芯片半导体行业的人才求职招聘网站平台,提供求职招聘、人才筛选、薪酬报告、人事外包等服务与解决方案,芯片半导体行业人才与职位尽在高芯圈。
高芯圈
芯片半导体职位来 高芯圈
登录 / 注册