Responsibilities
1. 基于System Verilog对数字电路实现进行模块级和芯片级仿真验证:
l 基于UVM的系统级验证环境实现,维护和改进
l 基于C语言的验证计划, 验证环境和测试用例规划
l 项目的覆盖率分析和提高
l 编写验证计划和报告
2. 基于FPGA平台进行硬件功能验证
l 项目FPGA验证平台的规划和实现
l FPGA评估/ASIC样片的功能和性能测试支持
l 芯片量产测试相关支持
Requirement
l 量产芯片的ASIC / FPGA芯片级验证和测试平台开发经验；
l 处理器架构和运行机制的基本了解, 熟悉嵌入式编程(汇编, C)；
l Verilog, System Verilog, Python/Perl, Tcl验证平台的实现经验；
l 相关仿真验证工具的熟练使用（Synopsys / Cadence）；
职位描述
公司介绍
北京兆易创新科技股份有限公司（简称“兆易创新”，沪市股票代码603986沪市主板上市的存储器芯片设计公司），成立于2005年4月，是一家以中国为总部的全球化芯片设计公司。曾被授予“‘中国芯’***市场表现奖”、“重大科技成果产业化突出贡献单位”、“创新型试点企业”、“中国十强最具成长性半导体企业”、“最具潜力IC企业”等多项荣誉称号。
公司致力于各类存储器（SPI NOR FLASH？、NAND FLASHTM）、控制器（GD32TM MCU）、生物识别传感器的设计研发。现有员工800余人，研发人员比例占全员比例60%以上，85%以上研发人员来自211或985高校。我们广纳雄心勃勃的专业人员和高级人才，同时提供包括基础13薪、年终奖金、股权激励、各类补贴、七险一金（养老保险、医疗保险、工伤保险、失业保险、生育保险、商业意外保险、补充医疗保险及公积金）、年度健康体检、带薪假期（法定年假及公司福利假）、节日礼金、新生儿礼金等有竞争力的薪酬福利待遇。除此之外，公司比较注重员工自身价值的提升，为新员工配备导师，不遗余力组织各类培训项目，与员工共享公司成长硕果。
工作地点
上海
相似职位
公司基本信息
公司其他职位
职位发布者
北京兆易创新科技股份有限公司
