esponsibilities
l 参与讨论ASIC芯片的产品规格；
l 参与讨论ASIC芯片的架构设计, 软硬件划分；
l 参与验证计划的讨论和实施, 制定模块/芯片级设计文档;
l 模块/系统硬件功能实现, 模块设计的仿真，芯片级低功耗设计实现;
l FPGA验证、综合及静态时序分析等；
l 为软件和系统设计团队提供技术支持，配合测试部门完成芯片的量产测试;
l 协助公司IC开发流程的完善;
Requirement
l 熟练使用Verilog, System Verilog等硬件设计语言；
l 量产芯片的ASIC芯片设计开发经验；
l SOC系统结构和电路实现, 尤其是低功耗设计的电路实现;
l 处理器架构和运行机制的基本了解, 熟悉基本的嵌入式编程(汇编, C/C++)；
l 相关设计, 仿真验证工具的熟练使用（Design Compiler, PrimeTime, VCS/NC）；
l 熟悉ASIC设计实现流程, 能够独立完成模块级/芯片级网表实现和timing检查;
l 学历：电子类相关专业本科(5Y+)及研究生(3Y+经验)以上。
职位描述
公司介绍
北京兆易创新科技股份有限公司（简称“兆易创新”，沪市股票代码603986沪市主板上市的存储器芯片设计公司），成立于2005年4月，是一家以中国为总部的全球化芯片设计公司。曾被授予“‘中国芯’***市场表现奖”、“重大科技成果产业化突出贡献单位”、“创新型试点企业”、“中国十强最具成长性半导体企业”、“最具潜力IC企业”等多项荣誉称号。
公司致力于各类存储器（SPI NOR FLASH？、NAND FLASHTM）、控制器（GD32TM MCU）、生物识别传感器的设计研发。现有员工800余人，研发人员比例占全员比例60%以上，85%以上研发人员来自211或985高校。我们广纳雄心勃勃的专业人员和高级人才，同时提供包括基础13薪、年终奖金、股权激励、各类补贴、七险一金（养老保险、医疗保险、工伤保险、失业保险、生育保险、商业意外保险、补充医疗保险及公积金）、年度健康体检、带薪假期（法定年假及公司福利假）、节日礼金、新生儿礼金等有竞争力的薪酬福利待遇。除此之外，公司比较注重员工自身价值的提升，为新员工配备导师，不遗余力组织各类培训项目，与员工共享公司成长硕果。
工作地点
张江路505号展想中心15楼
相似职位
公司基本信息
公司其他职位
职位发布者
北京兆易创新科技股份有限公司
