数字设计工程师30k-55k

主要从事高速接口类数模混合电路IP的逻辑设计与验证，工作内容包括：
1、芯片的架构设计、逻辑设计、代码编写/仿真；
2、AnalogVerilogmodel建模及仿真；
3、FPGA测试，模块及系统验证；
4、模块综合，时序分析；
5、IP及芯片测试。
任职资格：
1、微电子或相关电子专业硕士及以上学历，3年及以上数字IC设计相关工作经验，熟悉Verilog/SystemVerilog；
2、熟悉RTL编程、EDA仿真、FPGA测试验证；
3、能独立解决问题，有良好的文档习惯，有较好的沟通能力及团队精神；
4、具有以下一项或多项设计经验优先考虑，包括PCIE、RapidIO、USB、JESD204、DDR/LPDDR等协议。